2-3 ноября 2016 Университет ИТМО

Санкт-Петербург, Биржевая линия В.О. 14, ауд. 358

кафедра Вычислительной техники

Семинар Nanometer ASIC

О семинаре

Задачей семинара «Nanometer ASIC» является ознакомление слушателей в едином ключе с различными этапами проектирования специализированных цифровых и аналогово-цифровых интегральных микросхем (Application Specific Integrated Circuit, ASIC) и систем на кристалле (System on a Chip, SoC), включая:

  • создание спецификации

  • описание цифровой логики на языках описания аппаратуры

  • логический синтез, размещение, трассировка с использованием САПР Synopsys

  • создание фотошаблонов и производство кристаллов микросхем

  • корпусирование и квалификация микросхем

Семинар нацелен на то, чтобы у слушателей сформировалась единая картина того, как разрабатываются, верифицируются ASIC на всех этапах проектирования, как они производятся, корпусируются, тестируются. Семинар предусматривает практикум с использованием САПР компании Synopsys.


Семинар способствует формированию устойчивого сообщества преподавателей и инженеров, развивающих технологии и компетенции производства микроэлектроники в России.




Ведущие

Чарльз Данчек [ведущий]

Международный эксперт, лектор Калифорнийского университета в Санта Крус, отделение в Кремниевой Долине. Инженер управленческого аппарата компании Synopsys на протяжении 10 лет. Получил MSEE в университете штата Висконсин (Мэдисон), а также степень магистра в области физики твердого тела в Политехническом институте Нью-Йорка (Бруклин). Преподавал в восьми странах. Работал в компаниях Teradyne, Cadence и Silicon Compilers.

Юрий Панчул [со-ведущий]

Инженер, получил известность в области автоматизации электронного дизайна как главный технолог компании C Level Design (Силиконовая Долина). В настоящее время - инженер по проектированию и верификации схемотехники в команде разработчиков микропроцессорного ядра MIPS I6400 (MIPS Business Unit - отделение британской компании Imagination Technologies, известной своими графическими процессорами, которые стоят в Apple iPhone и iPad, Google Glass, Samsung Galaxy и других популярных устройствах).

ПРОГРАММАСЕМИНАРА

Среда, 02 ноября, 2016

9.30

Регистрация участников

9.30—9.45

 
10:00

Открытие семинара

9.45—10.00

Приветствие участников и представление программы

10.15

Этап 1: Спецификация

10:15 -10:45

ОНЛАЙН ТРАНСЛЯЦИЯ

Микросхемы: основные понятия, исторический взгляд, ключевые открытия, переключатели n-типа и p-типа, КМОП-логика.

10.45

Перерыв

10.45—11.00

 
11.00

Этап 1: Описание микросхем (продолжение)

11.00—12.00

Экосистема фаблесс СБИС. Стоимость чипа.

12.00

Этап 2: Практическая разработка

12.00—13.00

Написание RTL кода на SystemVerilog для простой логической функции (serializer, сериалайзер). Синтез в нетлист на основе стандартных ячеек. Расчет задержек. Один цикл синхронизации. Исправление нарушений синхронизации. RTL утверждения.

13.00

Обед

13.00—14.00

Перерыв на обед

14.00

Этап 2: Практическая разработка (продолжение)

14.00—15.00

[совместная презентация с Юрием Панчулом, Imagination Technologies]

Подраздел: проектирование Систем на Кристалле (СнК) на основе IP-ядер и шин. Основные типы IP-ядер. Шины и интерфейсы на кристалле.

16.00

Этап 3: Функциональная верификация

16.00—17.30

Эволюция тестовых наборов, от базовых на блочном уровне до многослойных на системном уровне. Верификация случайными выборками с ограничениями (CRV).

Контроль утверждений SystemVerilog. Верификация формальной эквивалентности (FEC). Аппаратная эмуляция на основе ПЛИС.

17.30

Итоги

17.30—18.00

Обсуждение, вопросы и ответы.

Четверг, 03 ноября, 2016

9.30

Регистрация участников

9.30—10:00

10:00

Этап 4: Имплементация

10.00-10:45

Финальный синтез. Переход от логического уровня к физическому. Технологический файл: базовые слои; слои металла; паразитные сопротивления и емкости.

Базовое планирование; размещение стандартных ячеек; синтез дерева синхронизации; трассировка (глобальная и детальная).

Решение проблем сходимости задачи трассировки.

10.45

Перерыв

10.45—11.00

11.00

Этап 4: Имплементация (продолжение)

11.00—11.30

Подготовка кристалла к производству: размещение контактных площадок; разводка электропитания; избыточное падение напряжения (IR drop); DFM; проверка стандартных и заказных правил проектирования.

11.30

Этап 4: Имплементация (продолжение)

11.30—12.00

Подготовка к производству. Переход от разработки к изготовлению. Финальная проверка геометрических и электрических правил проектирования (DRC, ERC). Сверка топологии и схемы (LVS). Создание GDSII файла.

12.00

Этап 5: Производство: нанесение полупроводниковых структур, FEOL

12.00—13.00

От базы данных GDSII до набора масок. Нанесение полупроводниковых структур из базы данных проекта на кристалл слой за слоем. Шаги начального этапа (front-end). Базовые слои (полупроводниковые структуры) инвертора.

13.00

Обед

13.00—14.00

Перерыв на обед

14.00

Этап 5: Производство: нанесение слоев металла, BEOL (продолжение)

14.00—15.00

Стек слоев металлизации. Медь: почему и как? Слои металлизации не одинаковы. Слой перераспределения ввода-вывода (RDL - ReDistribution Layer). Шаги конечного этапа (back-end). Законченная схема инвертора. Разбраковка пластин.

15.00

Перерыв

15.00—15.15

Кофе брейк

15.15

Этап 6: Отбраковка

15.15—16.15

Подраздел: Проектирование корпуса и его сборка. 3-D корпусирование. Тестирование и тестопригодность. Диагностика чипа для заказчика.

Shmoo plots (тексто-графические диаграммы) и работа чипа при граничных технологических условиях. Статистические флуктуации технологического процесса.

16.15

Этап 6: Отбраковка (продолжение)

16.15—17.00

Проверка кремния: последний шанс найти ошибки. Техника исправления ошибок, часто за счет исправления в масках слоев металла, что позволяет использовать запасные элементы или триггеры. Вопросы долговременной надежности. Подготовка к производству.

17.00

Итоги

17.00—18.00

Обсуждение, вопросы и ответы.

ОРГАНИЗАТОРЫ

Презентация

К ознакомлению предлагается русскоязычная презентация, представленная на семинаре Чарльзом Данчеком, международный экспертом, лектором Калифорнийского университета в Санта Крус.

 

Отправляя настоящую форму, Вы даете согласие на обработку персональных данных в соответствии с принятыми правилами и политикой Университета ИТМО в отношении обработки персональных данных.

Joomla forms builder by JoomlaShine
  • Семинар Nanometer ASIC
  • Место проведения

    Санкт-Петербург, Биржевая линия, д. 14, лит. А, Университет ИТМО,
    ауд.358 (презентационная сессия и лабораторный тренинг)

  • Электронная почта

    seminar-itmo-nanometer-asic@silicon-russia.com